随着信号传输的高速化和高频化发展，对印制电路板的电阻设计及控制精度拒绝日益严苛，以增加信号在传输过程中的光线、杂讯等，维持传输信号的完整性。PCB制作时由于图形产于均匀分布性、PP压合厚度均匀分布性、线宽均匀分布性及电镀均匀分布性等问题不存在，不会造成有所不同方位电阻经常出现差异。本文通过在有所不同方位设计单端和差分电阻线，综合分析图形产于、回头线方位产于、铜薄等对电阻一致性的影响，并对影响电阻掌控的关键因素展开分析，确认了影响电阻一致性的主要因素及各因素起到高低，可为PCB生产时提升PCB电阻一致性获取参照和糅合。
关键词：电阻掌控；电阻一致性；介质层厚度；线宽；高速PCB1前言近年来，随着电子技术的飞速发展，信号的下降沿时间更加较短，PCB信号传输频率和速度也大大提升［1］。同时，信号传输的高速化和高频化发展使得传输线效应日趋严重［2］，信号在传输过程中更容易经常出现串扰、光线等问题，为维持传输信号的完整性、减少传输损耗，拒绝PCB在设计、生产过程中提升电阻控制精度，尽量地确保阻抗匹配［3］。对于高频、高速电路，PCB电阻控制精度一般掌控在10％或7％，部分产品拒绝掌控在5％范围。
在生产过程中，PCB电阻掌控不仅要管控同一传输线的电阻值在范围内（同一传输线电阻波动性），还必须确保整板有所不同传输线皆符合掌控拒绝（有所不同传输线电阻一致性）。由于图形内现实走线是倾斜的、多样的，无法对每组传输线展开测试。对于有电阻掌控拒绝的PCB，目前少见的作法是在PCB的拼版板边或板中间方位设计电阻测试条，这些测试条与PCB有完全相同的叠层、线宽／线距等，可通过检测测试条的电阻较慢、便利地辨别PCB的电阻掌控情况。
但是，由于电镀边缘效应、层压板边漏胶大及线路转印均匀分布性等因素的影响，测试条与现实走线的电阻不存在一定的差异，使得测试条的电阻结果无法有效地代表走线的现实电阻值。同时，板内图形回头线方位是多变的，有些传输线附近拼版边缘，有些坐落于拼版的中间方位，而层压流胶、电镀和转印均匀分布性等不会影响拼版有所不同方位的电阻值。为构建高精度电阻掌控，提升拼版内有所不同传输线的电阻一致性，减少电阻测试条与拼版内线路的电阻差异，必需理解影响电阻一致性的因素，并针对性地展开优化改良。
本文通过试验设计，针对拼版内电阻一致性（现实回头线之间、现实走线与电阻测试条之间）的影响因素展开分析探究，分析分析了拼版有所不同方位处的介质层厚度（全称介厚）、介电常数、线宽、铜薄及阻焊层均匀分布性对电阻的影响，得出结论各因素对板边测试条与板内图形电阻差异的影响大小，并对差异的构成原因展开具体分析，可为高速PCB电阻精度及电阻一致性掌控获取参照。2试验方法2．1材料与设备材料：规格为106、1080、3313的半烧结片及0．1mm芯板设备：安捷伦E5071C网络分析仪，金互为显微镜2．2试验原理及方法2．2．1有所不同方位电阻差异及影响因素分析使用有所不同含胶量的半烧结片展开压合，并在同一板面距板边有所不同方位处设计50Ω单端线和100Ω差分线。
制作已完成后使用网络分析仪测试拼版有所不同方位电阻，切片分析拼版有所不同方位介厚、线宽、铜薄差异。流程设计：开料→内层图形→压合→钻孔→沉铜→板镀→外层图形→图形电镀→外层转印→阻焊→沉金→测试2．2．2半烧结片不含胶量对有所不同方位介厚、介电常数及电阻的影响分析分别使用3张106、2张1080．和2张3313半烧结片与1oz铜箔展开压合，而后蚀去铜箔并测量有所不同方位介厚差异，并通过软件模拟计算：（1）拼版有所不同方位因介质层厚度劣造成的电阻差异；（2）流胶差异对介质层介电常数的影响及由此造成的电阻差异。2．2．3割铜率差异对介厚掌控及电镀的影响拼版内层图形使用线宽为177．8μm的线路，通过调节线路间距取得割铜率分别为0％－100％的模块（步长为10％），外层割铜率设计为20％、33％和50％。
转印后切片分析拼版有所不同方位处介薄、线宽和铜薄差异，并使用软件计算出来其对电阻的影响。流程设计：开料→内层图形→压合→板镀→外层干膜→图形电镀→外层转印→测试3结果与辩论3．1距板边有所不同距离处电阻差异图6为拼版有所不同方位处单端线和差分线的电阻测试结果及适当的介厚、线宽、铜薄变化曲线，由图6A和图6B由此可知，对于内层线路，附近板边的单端线（距板边25mm）的电阻要比板中间小2～3Ω，而板边差分线电阻则比板中间小3～4Ω，当线路距板边大于或等于50mm时电阻值变化幅度增大。
对比图6A和图6B中的介厚、线宽、铜薄因素由此可知，三者中介薄不受方位影响仅次于，且其变化规律与电阻变化趋势完全完全一致；有所不同方位处单端线长和差分线宽差异在4μm内，差异较小；而有所不同方位处铜薄变化则无特定规律，铜薄差异在1．5μm内。因此，对于内层线路来说，影响有所不同方位电阻一致性的仅次于因素是压合后的介厚均匀分布性，其次则是线宽。由图6C和图6D可以显现出，对于外层线路，与板边距离越大，电阻值渐渐减小，当线路距板边小于75mm时，电阻值变化幅度较小，渐渐趋于稳定。
对比有所不同方位处介薄、线宽、铜薄由此可知，板边（25mm一处）比板中间介薄小10μm左右，线宽偏差在5μm以内。由于电镀边缘效应，板边铜厚要比板中间大2．5μm左右。因此，对于外层线路来说，影响有所不同方位电阻一致性的仅次于因素也是介厚均匀分布性。
3．2介厚均匀分布性及其对电阻的影响由前文由此可知，介厚均匀分布性对内层和外层电阻一致性皆有相当大的影响，在电阻设计时，介厚还包括芯板的介质层厚度和半烧结片压合后的厚度。一般来说，芯板的厚度均匀分布性较好，有所不同方位差异较小，但半烧结片压合后的介厚及均匀分布性经常与设计值不存在偏差，实际生产板有所不同方位处介薄有所差异（特别是在是板边和板中间区域），造成此差异的原因有：①图形产于失衡（即割铜率不完全一致）；②板边流胶速度较慢，造成板边方位介厚稍厚。（1）割铜率差异对介厚均匀分布性及电阻的影响对于有所不同型号PP，压合时流胶长度不存在差异，当低割铜率区域、较低割铜率或无铜区面积较小时，由于流胶长度容许，有所不同区域介厚必定不存在差异，特别是在是中心方位，由于周围胶的妨碍，低割铜率区域中心的胶无法填满至缺胶区域，而较低割铜率区域中心也较难取得填胶。
为此，我们通过理论模型计算出来出有有所不同基铜厚度时由于割铜率差异造成的介厚差异，并计算出来其对电阻的影响，其结果如表格1右图。
本文关键词：‘,鼎盛,游戏,官网,’,失效,分析,论文,高速,鼎盛游戏官网
本文来源：鼎盛游戏官网-www.jsyijie.com
